主要研究方向：

集成电路可测试性设计（Design for Testability），电子设计自动化（Computer-Aided Design），容错计算（Fault-tolerance Computing），芯片设计（VLSI Design）

开设的主要课程：

数字电路，计算系统概论

主要奖项

·         2015年广东省扬帆计划紧缺拔尖人才

·         2006年国际测试大会Ned Kornfield 最佳论文奖

在研项目

·         2015年广东省扬帆计划紧缺拔尖人才项目

·         汕头大学科研启动基金资助项目

·         企业横向合作项目

近年论文

·         "Diagnosis and Layout Aware (DLA) Scan Chain Stitching"， J. Ye， Y. Huang， Y. Hu， W.Cheng， R. Guo， L. Lai， X. Li， W. Changchien， D. Lee， S. C. Eruvathi， K. K. Kumara， C. Liu， S. Pan， IEEE Transactions on VLSI， Vol:PP， issue 99， April 2014

·         “存储+逻辑”3D集成电路的硅通孔可测试性设计”， 叶靖，郭瑞峰，胡 瑜，郑武东，黄 宇，赖李洋，李晓维，计算机辅助设计与图形学学报，2014 年，卷 26(1) ，页码146-153。

·         "Diagnosis and Layout Aware (DLA) Scan Chain Stitching"， J. Ye， Y. Huang， Y. Hu， W.Cheng， R. Guo， L. Lai， X. Li， W. Changchien， D. Lee， S. C. Eruvathi， K. K. Kumara， C. Liu， S. Pan，  Proc. IEEE International Test Conference， pp. 1-10， 2013

教育背景

·         博士，University of Illinois at Urbana-Champaign（美国），电子工程

·         硕士，中国科学院微电子所，微电子学

·         学士，北京大学，计算机系微电子学